නව Original XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic IC Chip Integrated Circuits
නිෂ්පාදන ගුණාංග
| TYPE | විස්තර |
| වර්ගය | ඒකාබද්ධ පරිපථ (ICs) |
| Mfr | AMD Xilinx |
| මාලාවක් | - |
| පැකේජය | තැටි |
| නිෂ්පාදන තත්ත්වය | යල් පැන ගිය |
| වැඩසටහන්ගත කළ හැකි වර්ගය | පද්ධති ක්‍රමලේඛනය තුළ |
| මතක ප්රමාණය | 4Mb |
| වෝල්ටීයතාව - සැපයුම | 3V ~ 3.6V |
| මෙහෙයුම් උෂ්ණත්වය | 0°C ~ 70°C |
| සවිකිරීමේ වර්ගය | මතුපිට සවි කිරීම |
| පැකේජය / නඩුව | 44-TQFP |
| සැපයුම්කරු උපාංග පැකේජය | 44-VQFP (10×10) |
| මූලික නිෂ්පාදන අංකය | XC18V04 |
ලේඛන සහ මාධ්‍ය
| සම්පත් වර්ගය | ලින්ක් කරන්න |
| දත්ත පත්රිකා | XC18V00 මාලාව |
| පාරිසරික තොරතුරු | Xiliinx RoHS සහතිකය |
| PCN යල්පැන / EOL | බහු උපාංග 01/ජුනි/2015 |
| PCN කොටස තත්ත්වය වෙනස් කිරීම | කොටස් 25/අප්‍රේල්/2016 නැවත සක්‍රිය කරන ලදී |
| HTML දත්ත පත්‍රිකාව | XC18V00 මාලාව |
පාරිසරික සහ අපනයන වර්ගීකරණය
| ගුණාංගය | විස්තර |
| RoHS තත්ත්වය | ROHS3 අනුකූල |
| තෙතමනය සංවේදීතා මට්ටම (MSL) | 3 (පැය 168) |
| තත්ත්වය ළඟා | බලපෑමෙන් තොරව ළඟා වන්න |
| ECCN | 3A991B1B1 |
| HTSUS | 8542.32.0071 |
අතිරේක සම්පත්
| ගුණාංගය | විස්තර |
| සම්මත පැකේජය | 160 |
Xilinx මතකය - FPGAs සඳහා වින්‍යාස ප්‍රොම්
Xilinx විසින් XC18V00 පද්ධතිය තුළ වැඩසටහන්ගත කළ හැකි වින්‍යාස PROM මාලාව හඳුන්වා දෙයි (රූපය 1).මෙම 3.3V පවුලේ උපාංගවලට Xilinx FPGA වින්‍යාස කිරීමේ බිට්ස්ට්‍රීම් නැවත ක්‍රමලේඛනය කිරීම සහ ගබඩා කිරීම සඳහා පහසු, පිරිවැය-ඵලදායී ක්‍රමයක් සපයන 4-megabit, 2-megabit, 1-megabit, සහ 512-kilobit PROM ඇතුළත් වේ.
FPGA Master Serial මාදිලියේ ඇති විට, එය PROM ධාවනය කරන වින්‍යාස ඔරලෝසුවක් ජනනය කරයි.CE සහ OE සක්‍රීය කිරීමෙන් පසු කෙටි ප්‍රවේශ වේලාවක්, FPGA DIN පින් එකට සම්බන්ධ කර ඇති PROM DATA (D0) පින් මත දත්ත ලබා ගත හැක.එක් එක් නැගී එන ඔරලෝසු දාරයෙන් පසු කෙටි ප්‍රවේශ කාලයකින් නව දත්ත ලබා ගත හැක.FPGA විසින් වින්‍යාසය සම්පූර්ණ කිරීම සඳහා සුදුසු ඔරලෝසු ස්පන්දන සංඛ්‍යාව ජනනය කරයි.FPGA ස්ලේව් අනුක්‍රමික මාදිලියේ ඇති විට, PROM සහ FPGA බාහිර ඔරලෝසුවකින් ඔරලෝසු වේ.
FPGA Master Select MAP මාදිලියේ ඇති විට, FPGA විසින් PROM ධාවනය කරන වින්‍යාස ඔරලෝසුවක් ජනනය කරයි.FPGA Slave Parallel හෝ Slave Select MAP මාදිලියේ ඇති විට, බාහිර දෝලනය PROM සහ FPGA ධාවනය කරන වින්‍යාස ඔරලෝසුව ජනනය කරයි.CE සහ OE සබල කළ පසු, PROM හි DATA (D0-D7) කටු මත දත්ත ලබා ගත හැක.එක් එක් නැගී එන ඔරලෝසු දාරයෙන් පසු කෙටි ප්‍රවේශ කාලයකින් නව දත්ත ලබා ගත හැක.CCLK හි පහත නැගී එන මායිමේ දත්ත FPGA වෙත ඔරවනු ලැබේ.Slave Parallel හෝ Slave Select MAP මාතයන් තුළ නිදහස් ධාවන දෝලකයක් භාවිතා කළ හැක.
පහත උපාංගයේ CE ආදානය ධාවනය කිරීමට ප්‍රධාන විධායක නිමැවුම භාවිතා කිරීමෙන් උපාංග කිහිපයක් කැස්කැඩ් කළ හැක.මෙම දාමයේ ඇති සියලුම PROM වල ඔරලෝසු ආදාන සහ DATA ප්‍රතිදානයන් එකිනෙකට සම්බන්ධ වේ.සියලුම උපාංග අනුකූල වන අතර පවුලේ අනෙකුත් සාමාජිකයන් සමඟ හෝ XC17V00 එක් වරක් වැඩසටහන්ගත කළ හැකි අනුක්‍රමික PROM පවුල සමඟ කැස්කැඩ් කළ හැක.
