ලොජික් සහ ෆ්ලිප් ෆ්ලොප්ස්-SN74LVC74APWR

ෆ්ලිප් ෆ්ලොප්සහඅගුලතොරතුරු ගබඩා කිරීම සඳහා භාවිතා කළ හැකි ස්ථායී තත්වයන් දෙකක් සහිත පොදු ඩිජිටල් ඉලෙක්ට්‍රොනික උපාංග වන අතර එක් ෆ්ලිප්-ෆ්ලොප් හෝ ලෑච් එකකට තොරතුරු බිට් 1ක් ගබඩා කළ හැක.

Flip-Flop (FF ලෙස කෙටියෙන්), bistable gate ලෙසද හැඳින්වේ, bistable flip-flop ලෙසද හැඳින්වේ, එය ප්‍රාන්ත දෙකක ක්‍රියා කළ හැකි ඩිජිටල් තාර්කික පරිපථයකි.ප්‍රේරකයක් ලෙසද හැඳින්වෙන ආදාන ස්පන්දනයක් ලැබෙන තෙක් Flip-flops ඔවුන්ගේ තත්වයේ පවතී.ආදාන ස්පන්දනයක් ලැබුණු විට, ෆ්ලිප්-ෆ්ලොප් ප්‍රතිදානය නීතිරීති අනුව තත්වය වෙනස් වන අතර තවත් ප්‍රේරකයක් ලැබෙන තෙක් එම තත්වයේ පවතී.

අගුලු, ස්පන්දන මට්ටමට සංවේදී, ඔරලෝසු ස්පන්දනයේ මට්ටම යටතේ තත්වය වෙනස් වේ, අගුල යනු මට්ටම්-ප්‍රේරණය කරන ලද ගබඩා ඒකකයකි, සහ දත්ත ගබඩාවේ ක්‍රියාකාරිත්වය ආදාන සංඥාවේ මට්ටමේ අගය මත රඳා පවතී, අගුල ඇති විට පමණි. තත්වය සක්‍රීය කරන්න, දත්ත ආදානය සමඟ ප්‍රතිදානය වෙනස් වේ.Latch යනු flip-flop වලට වඩා වෙනස් ය, එය දත්ත අගුළු දැමීම නොවේ, ප්‍රතිදානයේ ඇති සංඥාව ආදාන සංඥාව සමඟ වෙනස් වේ, සංඥාව බෆරයක් හරහා ගමන් කරනවා සේම;අගුල සංඥාව අගුලක් ලෙස ක්‍රියා කළ පසු, දත්ත අගුලු දමා ඇති අතර ආදාන සංඥාව ක්‍රියා නොකරයි.අගුලක් විනිවිද පෙනෙන අගුලක් ලෙසද හැඳින්වේ, එයින් අදහස් කරන්නේ ප්‍රතිදානය අගුලු නොදැමූ විට ආදානයට විනිවිද පෙනෙන බවයි.

latch සහ flip-flop අතර වෙනස
Latch සහ flip-flop යනු මතක ක්‍රියාකාරිත්වය සහිත ද්විමය ගබඩා උපාංග වන අතර ඒවා විවිධ කාල තාර්කික පරිපථ සම්පාදනය කිරීමේ මූලික උපාංගවලින් එකකි.වෙනස වන්නේ: අගුල එහි සියලුම ආදාන සංඥා වලට සම්බන්ධයි, ආදාන සංඥාව වෙනස් වන විට අගුල වෙනස් වේ, ඔරලෝසු පර්යන්තයක් නොමැත;flip-flop ඔරලෝසුව මගින් පාලනය වේ, වත්මන් ආදානය සාම්පල කිරීමට ඔරලෝසුව ක්‍රියාරම්භ කරන විට පමණක් ප්‍රතිදානය උත්පාදනය කරන්න.ඇත්ත වශයෙන්ම, latch සහ flip-flop යන දෙකම කාල තර්කනය වන බැවින්, ප්රතිදානය වත්මන් ආදානයට පමණක් නොව, පෙර ප්රතිදානයටද සම්බන්ධ වේ.

1. අගුල ක්‍රියාත්මක වන්නේ මට්ටමින් මිස සමමුහුර්ත පාලනයකින් නොවේ.DFF ක්‍රියාත්මක වන්නේ ඔරලෝසු දාරය සහ සමමුහුර්ත පාලනය මගිනි.

2、අගුල ආදාන මට්ටමට සංවේදී වන අතර රැහැන් ප්‍රමාදයෙන් බලපායි, එබැවින් ප්‍රතිදානය බර්ර් නිපදවන්නේ නැති බව සහතික කිරීම අපහසුය;DFF බර්ස් නිෂ්පාදනය කිරීමට ඇති ඉඩකඩ අඩුය.

3, ඔබ අගුල සහ DFF තැනීමට ගේට් පරිපථ භාවිතා කරන්නේ නම්, අගුල DFF ට වඩා අගුල සඳහා උසස් ස්ථානයක් වන DFF වලට වඩා අඩු ගේට්ටු සම්පත් පරිභෝජනය කරයි.එබැවින්, ASIC හි අගුල භාවිතා කිරීමේ ඒකාබද්ධතාවය DFF ට වඩා ඉහළ ය, නමුත් FPGA හි ප්‍රතිවිරුද්ධ දෙය සත්‍ය වේ, මන්ද FPGA හි සම්මත අගුළු ඒකකයක් නොමැති නමුත් DFF ඒකකයක් ඇති අතර LATCH එකක් සාක්ෂාත් කර ගැනීමට LE එකකට වඩා අවශ්‍ය වේ.අගුල ක්‍රියාත්මක වන මට්ටමට සමාන වේ, එය සක්‍රීය අවසානයක් තිබීමට සමාන වේ, සහ සක්‍රිය කිරීමෙන් පසු (සක්‍රීය මට්ටමේදී) වයර් එකකට සමාන වේ, ප්‍රතිදානය සමඟ වෙනස් වන ප්‍රතිදානය ප්‍රතිදානය අනුව වෙනස් වේ.සක්‍රීය නොවන ප්‍රාන්තයේ මුල් සංඥාව පවත්වා ගැනීමයි, එය දැකිය හැකි සහ flip-flop වෙනස, ඇත්ත වශයෙන්ම, බොහෝ විට latch ff සඳහා ආදේශකයක් නොවේ.

4, අගුල අතිශය සංකීර්ණ ස්ථිතික කාල විශ්ලේෂණයක් බවට පත්වනු ඇත.

5, දැනට, අගුල භාවිතා කරනු ලබන්නේ intel හි P4 CPU වැනි ඉහළ අන්තයේ පරිපථයේ පමණි.FPGA සතුව අගුලු ඒකකයක් ඇත, රෙජිස්ටර් ඒකකය අගුලක් ලෙස වින්‍යාස කළ හැක, xilinx v2p අත්පොතෙහි රෙජිස්ටර්/අගුළු ඒකකය ලෙස වින්‍යාස කරනු ඇත, ඇමුණුම xilinx අර්ධ පෙති ව්‍යුහ රූප සටහන වේ.FPGAs වෙනත් මාදිලි සහ නිෂ්පාදකයින් පරීක්ෂා කිරීමට ගියේ නැත.--පෞද්ගලිකව, මම හිතන්නේ xilinx හට altera සමඟ කෙලින්ම ගැලපීමට හැකි වීම LE කිහිපයකට වඩා කරදරයක් විය හැකිය, කෙසේ වෙතත්, xilinx උපාංගයක් නොවේ සෑම පෙත්තක්ම එසේ වින්‍යාසගත කළ නොහැක, altera හි එකම DDR අතුරුමුහුණතට ඇත්තේ විශේෂ අගුළු ඒකකයක්, සාමාන්‍යයෙන් පමණි. අගුල සැලසුම් කිරීමේදී අධිවේගී පරිපථයක් භාවිතා කරනු ඇත.altera's LE අගුලේ ව්‍යුහයක් නොමැති අතර, sp3 සහ sp2e පරීක්ෂා කරන්න, සහ වෙනත් පරීක්ෂා නොකිරීමට, අත්පොත පවසන්නේ මෙම වින්‍යාසයට සහය දක්වන බවයි.altera ගැන wangdian ප්‍රකාශනය හරි, altera's ff අගුලු දැමීමට වින්‍යාස කළ නොහැක, එය අගුල ක්‍රියාත්මක කිරීමට බැලීමේ වගුවක් භාවිතා කරයි.

සාමාන්‍ය සැලසුම් රීතිය නම්: බොහෝ මෝස්තර වල අගුලෙන් වළකින්න.එය ඔබට කාල නිර්ණය කිරීමට ඉඩ සලසනු ඇත නිම කර ඇති අතර, එය ඉතා සැඟවී ඇත, ප්‍රවීණ නොවන අයට සොයාගත නොහැක.latch ලොකුම අනතුර burrs පෙරීමට නොවේ.පරිපථයේ ඊළඟ මට්ටම සඳහා මෙය අතිශයින්ම භයානක ය.එමනිසා, ඔබට D flip-flop ස්ථානය භාවිතා කළ හැකි තාක් කල්, latch භාවිතා නොකරන්න.